官方数据:优易QQ采集专家 v6.9

　　官方数据:优易QQ采集专家 v6.9

　　游易QQ采集

专家是一款专门采集

QQ号码的软件，可以设置各种条件进行在线搜索，定向搜索，快速获取有效客户QQ，内置4种采集

模式，多渠道获取海量QQ！

　　游易QQ采集

专家功能：

　　1.支持QQ条件在线搜索模式

　　相当于QQ客户端搜索面板，但无需依赖和登录客户端，即可自定义省份、城市、年龄、性别、是否在线等设置。只需添加一批自己的登录小号，即可循环多轮采集，配备自动识别验证码和全能换IP模块（点击观看换IP通用设置，自动识别验证码-视频教程），so那你值班有很多疯狂采集

，你还hold住吗~

　　较新的版本已经支持只支持临时会话的QQ采集

，陌生的QQ营销必备，你懂的！

　　

" />

　　2.支持QQ论坛提取有效客户

　　只需设置搜索关键词立即快速搜索，并可自定义采集页数，可采集所有页面

　　3.支持QQ空间访客提取

　　可以提取自己QQ好友的空间访客，也可以提取陌生人QQ的空间访客

　　4.支持企业QQ搜索

　　

" />

　　您可以按省份和行业搜索

　　5.软件支持后台采集，采集的同时可以做其他工作

　　6.软件可以过滤和去除重复数据

　　7、软件可以按照邮箱格式导出QQ，可以直接应用于群发软件，也可以按照纯QQ号导出，应用于QQ群发软件。

　　腾讯QQ现有用户7亿多，活跃用户3亿，各类QQ群超过5000万。拥有如此庞大的用户群体，其中蕴含的巨大商业价值成为网络营销的必然。土地。无论你是做企业品牌推广和产品推广，无论你是做各类网赚CPA、CPS，推广淘宝拍拍店铺，做*敏*感*词*等等，用QQ做网络营销确实是一个营销和推广的好地方晋升。

　　解决方案:一种高速ADC同步采集系统及方法与流程

　　本发明涉及数据采集领域，具体涉及一种高速ADC同步采集系统及方法。

　　背景技术：

　　在数字信号处理系统中，前端需要采集信号，并将采集到的模拟信号转换成数字信号，这时会用到模数转换电路（adc，模数转换器，模数转换器或模数转换器），随着社会发展的需要，需要同时采集多路数据，并能充分保证各路之间的高精度同步。

　　目前一般采用时钟同步来实现多通道数据采集的同步，这对于单个adc中多通道的采样同步是有效的。但是，对于多芯片adc采集系统，各个adc芯片的制造差异，以及各个adc在长期使用后的性能差异，不能仅仅依靠采样时钟的同步来解决采集通道之间的相位差，并且无法实现多通道数据采集的同步。

　　技术实现要素：

　　本发明的目的在于提供一种高速adc同步采集系统及方法，以改善现有技术中仅靠采样时钟的同步无法实现多通道数据采集同步的问题。

　　第一方面，本申请实施例提供了一种高速adc同步采集系统，包括时钟同步子系统和至少一个广告采集子系统，时钟同步子系统与广告采集子系统连接，其中，

　　时钟同步子系统用于产生参考时钟信号、触发信号和同步信号，并发送给广告采集子系统；

　　ad采集子系统用于根据参考时钟信号、触发信号和同步信号进行采样，得到采样数据。

　　在上述实施过程中，时钟同步子系统产生多个相同的参考时钟信号、多个相同的触发信号和多个相同的同步信号，并发送给相应的广告采集子系统。多个参考时钟信号使整个系统的输入参考时钟为同一源时钟，从而达到多路时钟同步的目的；多个相同的同步信号可以达到多通道采集同步的目的；多个相同的触发信号可实现多通道触发同步；从而使整个系统能够实现时钟同步、广告采集同步和触发同步，从而保证多通道采集系统的同步，

　　基于第一方面，在本发明的一些实施例中，时钟同步子系统包括时钟分配模块、第一驱动模块和第二驱动模块；

　　时钟分配模块，用于生成参考时钟信号；

　　第一驱动模块用以产生同步信号；

　　第二驱动模块用以产生触发信号。

　　基于第一方面，在本发明的一些实施例中，广告获取子系统包括fmcadc模块和fpga模块，fmcadc模块与fpga模块连接；

　　fmcadc模块用于根据参考时钟信号、触发信号和sync信号进行采样，生成采样数据发送给fpga模块；

　　fpga模块用于处理采样数据。

　　基于第一方面，在本发明的一些实施例中，fmcadc模块包括同步接口单元，用于与时钟同步子系统进行信号传输。

　　在上述实现过程中，时钟同步子系统向各个广告采集子系统发送相同的参考时钟信号，通过同步接口单元，不需要对传输数据中的每个字符进行起止，提高了数据传输效率。

　　基于第一方面，在本发明的一些实施例中，fmcadc模块包括锁相环单元和adc单元，锁相环单元与adc单元相连，adc单元与adc单元相连。 FPGA模块；

　　锁相环单元，用于产生采样时钟信号和sysref信号，并送至adc单元；

　　adc单元用于根据采样时钟信号和sysref信号进行采样，得到采样数据，并将采样数据发送给fpga模块。

　　在上述实现过程中，可以通过锁相环单元对输入的参考时钟信号和同步信号进行锁相得到相同相位的信号，避免了相位差导致的数据采集不同步，进一步提高了同步性数据采集​​性。

　　基于第一方面，在本发明的一些实施例中，锁相环单元还用于产生FPGA时钟信号，并将FPGA时钟信号发送给FPGA模块。

　　基于第一方面，在本发明的一些实施例中，adc单元和fpga模块通过jesd204b接口进行信号传输。

　　上述实现过程中，使用jesd204b接口可以实现高数据吞吐量的传输，可以不用数据接口，时序控制简单，使用方便；无需担心信道偏移，保证了数据传输的准确性；无需使用大量I/O口，节省I/O口。

　　

" />

　　基于第一方面，在本发明的一些实施例中，广告获取子系统分别向时钟同步子系统发送同步信号；时钟同步子系统对同步信号进行运算，得到运算结果信号，发送给广告采集子系统。（四块ad采集板分别输出jesd204b的同步sync信号给时钟同步板，时钟同步板对四块jesd204b的输入同步信号进行AND运算，分别输出运算结果给四块ad采集板达到多板采集同步目的）

　　上述实现过程中，通过时钟同步子系统计算广告采集子系统的同步信号，然后将结果传送给广告采集子系统，从而控制广告采集子系统采集数据，实现同步多通道数据采集目的。提高了系统中多路数据采集的同步性。

　　基于第一方面，在本发明的一些实施例中，fpga模块为pcie载板，用于存储和处理广告采集子系统产生的采样数据。

　　第二方面，本申请实施例提供了一种高速ADC同步采集方法，包括以下步骤：

　　产生参考时钟信号、触发信号和同步信号；

　　根据参考时钟信号、触发信号和同步信号进行采样，得到采样数据。

　　在上述实现过程中，通过产生多个相同的参考时钟信号、多个相同的触发信号和多个相同的同步信号，并将其发送给相应的广告采集子系统，多个参考时钟信号使整个系统使用输入的参考时钟为同源时钟，可以达到多路时钟同步的目的；多个相同的同步信号可以达到多通道采集同步的目的；多个相同的触发信号可实现多通道触发同步；从而使整个系统实现时钟同步、广告采集同步和触发同步，从而保证多路采集系统的同步，从而保证数据的准确性和有效性。

　　本发明实施例至少具有以下优点或有益效果：

　　本发明实施例提供一种高速ADC同步采集系统及方法。高速ADC同步采集系统通过时钟同步子系统产生多个相同的参考时钟信号、多个相同的触发信号、多个相同的同步信号，送至相应的ad采集子系统，使整个系统实现时钟同步，ad采集同步和触发同步，从而保证多通道采集系统的同步，从而保证数据的准确性和有效性。通过使用同步接口单元，不需要对传输数据中的每个字符进行起止，提高了数据传输的效率。通过锁相环单元，可以对输入的参考时钟信号和同步信号进行锁相得到同相信号，避免了相位差造成的数据采集不同步，进一步提高了数据采集的同步性。采用jesd204b接口，可实现高数据吞吐量的传输，无需数据接口，时序控制简单，使用方便；无需担心信道偏移，保证了数据传输的准确性；并且不需要使用大量的I/O口，节省了I/O口。广告采集子系统的同步信号经过时钟同步子系统计算后，将结果传送给广告采集子系统，从而控制广告采集子系统采集数据，

　　图纸说明

　　为了更加清楚地说明本发明实施例的技术方案，下面对实施例中使用的附图进行简单介绍。应当理解，下列附图仅为本发明的部分实施例，不应视为对范围的限制，本领域的技术人员基于这些附图在没有作出创造性劳动的情况下，还可以获得其他相关附图。

　　图1为本发明实施例提供的高速adc同步采集系统框图；

　　图2是本发明实施例提供的一种高速adc同步采集系统信号同步*敏*感*词*；

　　如图。图3为本发明实施例提供的高速ADC同步采集方法的流程图。

　　图标：110时钟同步子系统；120 广告采集子系统。

　　详细方法

　　为使本申请实施例的目的、技术方案及优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例都属于本申请的部分实施例，而不是全部的实施例。可以以各种不同的配置布置和设计本文的附图中大体上描述和图示的本申请的实施例的组件。

　　因此，以下附图中提供的对本申请实施例的详细描述并不旨在限制要求保护的申请的范围，而仅代表本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

　　需要说明的是，在以下附图中，相同的数字和字母表示相似的项目，因此，一旦在一个图中定义了一个项目，则不需要在后续附图中进一步定义和解释。同时，在本申请的说明书中，“第一”、“第二”等词语仅用于区分描述，不能理解为表示或暗示相对重要性。

　　需要注意的是，在本文中，第一和第二等关系术语仅用于区分一个实体或操作与另一个实体或操作，并不一定要求或暗示这些实体或操作之间存在关系。它们之间没有这样的实际关系或顺序。此外，术语“收录

”、“收录

”或其任何其他变体旨在涵盖非排他性收录

，使得收录

一组要素的过程、方法、物品或装置不仅包括那些要素，而且还包括未明确列出的元素。此类过程、方法、物品或设备的其他要素或还包括此类过程、方法、物品或设备中固有的要素。在没有进一步限制的情况下，由短语“收录

……”定义的元素

　　在本申请的说明书中，需要说明的是，“上”、“下”、“内”、“外”等用语所表示的方位或位置关系，均以图中所示的方位或位置关系为准。附图、或应用产品在使用时通常的朝向或位置关系仅为了描述应用的方便和简化描述，并不表示或暗示所提及的装置或元件必须具有特定的朝向、构造和以特定方向操作，因此不应理解为对应用的限制。

　　在本申请的描述中，还需要说明的是，除非另有明确规定和限定，术语“设置”和“连接”应当广义理解，例如，可以是固定连接，也可以是可拆卸连接。连接，或整体连接；可以是机械连接，也可以是电气连接；可以是直接连接，也可以是通过中介间接连接，可以是两个组件的内部通信。本领域的普通技术人员可以在特定情况下理解本申请中上述术语的具体含义。

　　例子

　　下面结合附图对本申请的一些实施方式进行详细说明。在不冲突的情况下，下述各实施例及实施例中的各个特征可以相互组合。

　　请参考图。1和图。2. 图。附图说明图1为本发明实施例提供的高速ADC同步采集系统框图。如图。图2为本发明实施例提供的高速ADC同步采集系统的信号同步*敏*感*词*。

　　高速adc同步采集系统包括时钟同步子系统110和至少一个ad采集子系统120，时钟同步子系统110与ad采集子系统120连接，时钟同步子系统110可以通过时钟同步板实现，广告获取子系统120可以通过广告获取板来实现。比如1块时钟同步板接4块ad采集板，每块ad采集板有2路adc，这样就可以实现8路adc同步采集。一块时钟同步板接三块ad采集板，每块ad采集板有一个adc通道，可以实现3路adc同步采集。

　　时钟同步子系统110用于产生参考时钟信号、触发信号和同步信号，并发送给广告获取子系统120；其中，时钟同步子系统110包括时钟分配模块、第一驱动模块和第二驱动模块。

　　时钟分配模块用于产生参考时钟信号；时钟分配模块包括参考扇出缓冲单元，参考扇出缓冲单元接收外部晶振产生的参考时钟信号，并通过参考扇出缓冲单元增加参考时钟的输出个数信号可以获得多个相同的参考时钟信号，参考时钟信号的数量根据采集通道的数量设置。输出的参考时钟信号可以是差分信号，差分信号更能抵抗外界的电磁干扰。时钟分配模块还包括同步电路单元，参考扇出缓冲单元也输出参考时钟信号给同步电路单元。

　　

" />

　　例如，如果采集通道数为8，则时钟分配模块可以通过参考扇出缓冲单元产生8路参考时钟信号，分别为参考时钟信号1、参考时钟信号2、参考时钟信号3、参考时钟信号4、参考时钟信号时钟信号5、参考时钟信号6、参考时钟信号7、参考时钟信号8。采集通道数为4，时钟分配模块通过参考扇出缓冲单元可产生8路参考时钟信号，分别为参考时钟信号1、参考时钟信号2、参考时钟信号3、参考时钟信号4 .

　　第一驱动模块用于产生同步信号；外部同步信号和参考时钟信号输入同步电路单元产生sync-rt信号，第一驱动模块包括sync-rt扇出缓冲单元，sync-rt信号输入sync -RT扇出缓冲单元后输出多个同步信号。同步信号可以是差分信号，差分信号更能抵抗外界的电磁干扰。

　　第二驱动模块用以产生触发信号。第二驱动模块包括触发分配单元，外部触发源产生外部触发信号发送给触发分配单元，并将外部触发信号分成多个触发信号。触发信号通过匹配线缆发送至相应的广告获取子系统120。

　　广告采集子系统120用于根据参考时钟信号、触发信号和同步信号进行采样，得到采样数据。

　　其中，广告获取子系统120包括fmcadc模块和fpga模块，fmcadc模块与fpga模块连接；fmcadc模块可以通过fmcadc板来实现。fmcadc模块通过fmc模块与fpga模块相连，方便数据传输。

　　fmcadc模块用于根据参考时钟信号、触发信号和sync信号进行采样，生成采样数据发送给fpga模块；采样数据通过fmc模块的fmc接口传输，fpga模块中fpga的i/o接口通过fmc接口传输 与fpga分离，简化了i/o接口模块的设计，最大化fpga模块的可重用性。

　　fpga模块用于处理采样数据。其中，fpga模块为pcie载板，用于存储和处理广告获取子系统120产生的采样数据。

　　fpga载板可以使用fmc+ku115架构的pcie载板。ku115丰富的高速接口资源，可以保证采样率为3.2g的8个通道的数据可以完整的传输到fpga。fpga采用并行处理的方式来满足处理要求。fpga载板与上位机连接，可以是多插槽的pcie电脑，上位机软件安装在上位机上，用于用户二次开发的c/c++程序设计，以及用户可以通过编程实现读写文件的操作。保存采集

的数据。采集

的数据也可以显示给用户。fmc+ku115架构的pcie载板是现有技术，

　　在上述实施过程中，时钟同步子系统110产生多个相同的参考时钟信号、多个相同的触发信号和多个相同的同步信号，并发送给相应的广告采集子系统120。多个参考时钟信号使得整个系统将输入的参考时钟作为同源时钟，从而达到多路时钟同步的目的；时钟同步子系统将输入的同步信号分成多个相同的同步信号，并将同步信号发送给广告采集子系统，使每个广告采集子系统接收到的同步信号完全相同，从而达到多路同步的目的可实现采集同步；时钟同步子系统将输入的触发信号分成多个相同的触发信号，并将触发信号发送给广告采集子系统，每个广告采集子系统接收到的触发信号完全相同，从而达到多路触发同步的目的可以实现; 使整个系统实现时钟同步、广告采集同步和触发同步，从而保证了多路采集系统的同步，保证了数据的准确性和有效性。

　　其中，fmcadc模块包括同步接口单元，用于与时钟同步子系统110进行信号传输。同步接口单元可以采用同步接口实现，同步接口可以设置在机箱内部，时钟同步板之间通过内部线缆连接，避免前面板连接线过于凌乱。同步接口单元可采用ADI的ez204sync技术，实现多板时钟分配的低分配误差，各时钟分配单元和fmcadc模块的ezsync同步接口使同步更容易。

　　在上述实现过程中，时钟同步子系统110向各个广告采集子系统120发送相同的参考时钟信号，通过同步接口单元，不需要对传输数据中的每个字符进行起止，提高了数据传输效率效率 。

　　其中，fmcadc模块包括锁相环单元和adc单元，锁相环单元与adc单元相连，adc单元与fpga模块相连；

　　锁相环单元用于产生采样时钟信号和sysref信号，送至adc单元；锁相环单元接收参考时钟信号和同步信号，通过锁相环原理得到采样时钟和sysref信号，送至ADC单元。PLL单元可以接本地晶振，本地晶振为100mhz。PLL单元包括PLL和分频器

　　adc单元用于根据采样时钟信号和sysref信号进行采样，得到采样数据，并将采样数据发送给fpga模块。adc单元在接收到采样时钟信号和sysref信号后开始进行数据采集，并将其转换为数字信号，然后将得到的数字信号传输给fpga模块。

　　adc单元可以是广告采集卡，广告采集卡的型号可以是qt7126。qt7126的广告采集卡收录

一颗型号为adc12dj3200的数模转换芯片。qt7126ad采集卡支持触发输出和触发输入；internal reference clock和external reference 在时钟模式下，可以通过spi总线选择时钟源。同时还支持HPC高引脚数连接器和LPC类型，可通过FMC接口与FPGA进行数据传输。qt7126ad采集卡完全符合vita57.1规范，包括结构件、子卡尺寸、面板连接器、前后元器件高度限制等，大大提高了子卡的通用性和适应性。

　　在上述实现过程中，可以通过锁相环单元对输入的参考时钟信号和同步信号进行锁相得到相同相位的信号，避免了相位差导致的数据采集不同步，进一步提高了同步性数据采集​​性。

　　其中，锁相环单元还用于产生fpga时钟信号，并将fpga时钟信号发送给fpga模块。fpga模块根据fpga时钟信号和sysref信号对接收到的采样数据进行存储和处理。

　　其中adc单元和fpga模块通过jesd204b接口进行信号传输。jesd204b接口是一种基于高速serdes的新型adc/dac数据传输接口。随着adc/dac采样率的不断提高，数据吞吐量也在不断增加。对于500msps以上的adc/dac，数据吞吐率动辄几十g，而使用传统的cmos和lvds（低压差分信号）已经难以满足设计要求，jesd204b接口可以满足以上要求。

　　上述实现过程中，使用jesd204b接口可以实现高数据吞吐量的传输，可以不用数据接口，时序控制简单，使用方便；无需担心信道偏移，保证了数据传输的准确性；无需使用大量I/O口，节省I/O口。

　　其中，广告采集子系统120分别向时钟同步子系统110发送同步信号；广告获取子系统120采用jesd204b接口。jesd204b接口传输时，会有同步信号。ad获取子系统120从jesd204b接口传输一个sync信号给时钟同步子系统110，时钟同步子系统110将接收到的sync信号与sync信号进行AND运算得到运算结果信号，然后传输运算结果信号分别到广告采集板。（四块ad采集板分别输出jesd204b的同步sync信号给时钟同步板，时钟同步板对四块jesd204b的输入同步信号进行AND运算，

　　在上述实现过程中，时钟同步子系统110计算出广告获取子系统120的同步信号后，将结果传送给广告获取子系统120，从而控制广告获取子系统120进行数据获取，实现了多-channel 数据采集同步的目的。提高了系统中多路数据采集的同步性。

　　请参考图。3. 如图。图3为本发明实施例提供的高速ADC同步采集方法的流程图。基于同一发明构思，本发明还提出一种高速adc同步采集方法，包括以下步骤：

　　步骤s110：产生参考时钟信号、触发信号和同步信号；

　　步骤s120：根据参考时钟信号、触发信号和同步信号进行采样，得到采样数据。

　　在上述实现过程中，通过产生多个相同的参考时钟信号、多个相同的触发信号和多个相同的同步信号，并将其发送给相应的广告采集子系统120，多个参考时钟信号使整个系统能够使用输入的参考时钟信号。时钟为同源时钟，从而达到多路时钟同步的目的；多个相同的同步信号可以达到多通道采集同步的目的；多个相同的触发信号可实现多通道触发同步；从而使整个系统实现时钟同步、广告采集同步和触发同步，保证了多路采集系统的同步，

　　综上所述，本申请实施例提供了一种高速ADC同步采集系统及方法。高速ADC同步采集系统通过时钟同步子系统110产生多个相同的参考时钟信号、多个相同的触发信号、多个相同的同步时钟信号，并将其发送给相应的广告采集子系统120，多个参考时钟信号使整个系统使用输入的参考时钟作为同一源时钟，从而达到多路时钟同步的目的；多个相同的同步信号可以达到多路采集同步的目的；多个相同的触发信号可以达到多通道触发同步的目的；使整个系统实现时钟同步、广告采集同步和触发同步，从而保证多路采集系统的同步，从而保证数据。准确有效。

　　以上所述仅为本申请的优选实施例而已，并不用于限制本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应收录

在本申请的保护范围之内。

　　对于本领域的技术人员来说显而易见的是，本申请不限于上述示例性实施例的细节，而是可以在不脱离本申请的精神或本质特征的情况下以其他特定形式实施本申请应用。因此，实施例在所有观点上都应被视为示例性而非限制性的，并且本申请的范围由所附权利要求而不是前述描述限定，并且旨在通过以下方式限定本申请的范围所附权利要求而不是由前述描述。在元素等同物的含义和范围内的所有变化都收录

在本申请中。权利要求中的任何附图标记不应被解释为限制相关权利要求。